반도체를 이해하기 위해서는 산업과 시스템 전체를 바라볼 필요가 있다. 뉴스룸은 지난 20년간 반도체 소자를 연구하고 있는 인하대학교 신소재공학과 최리노 교수를 통해 반도체 시스템과 소자의 관계 및 발전사를 소개한다. 총 7편으로 구성된 이번 시리즈는 반도체의 개념과 앞으로의 발전 방향을 이해하는 데 많은 도움이 될 것이다.
 
이 칼럼 시리즈는 『최리노의 한 권으로 끝내는 반도체 이야기』의 일부를 발췌하여 정리했다. 이 책은 반도체 역사부터 시스템과 소자의 발전까지 폭넓게 다루며 반도체 산업 및 시스템 전반을 소개하고 있다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

컴퓨터를 만들기 위해 제안된 폰노이만 구조(아키텍처)는 ▲연산과 제어를 담당하는 로직 회로와 ▲데이터와 소프트웨어를 저장하는 메모리로 나뉜다. 1945년 제안된 이 구조로 컴퓨터를 만들기 위해서는 데이터나 소프트웨어를 저장했다가 로직 회로 CPU에 돌려줄 메모리는 단독으로 만들어져야 했다.

지난 편 로직 회로를 살펴본 것에 이어 이번 연재에서는 메모리 반도체의 발전사를 들여다보도록 하겠다.

수은과 자성체’에 데이터 담다, 반도체 소자 이전의 시대

메모리는 정보를 2진수로 바꾸어 0과 1의 상태로 기록해 보관하는 저장 장치다. 두 가지(0 혹은 1) 명확한 상태를 안정적으로 가질 수 있다면 무엇이든 메모리가 될 수 있다. 물의 높낮이, 주판알의 위치 등도 일종의 메모리다. 메모리는 두 가지 안정된 상태를 전기(電氣)적으로 기록하고(Write), 읽을(Read) 수 있어야 한다. 또 필요 없어진 데이터를 지워서(Erase) 다시 사용할 수 있게 만든다면 더욱 좋을 것이다.

많은 사람이 메모리를 이야기하면 반도체 칩을 생각한다. 그러나 폰노이만 구조가 제안된 1945년은 반도체 소자가 발명되기 전이었다. 로직 회로에서 반도체 소자 이전에 진공관 소자를 사용했듯 메모리에도 반도체 소자가 아닌 다른 소자가 사용됐다. 폰노이만 구조의 초창기 컴퓨터였던 EDSAC(1949년)과 EDVAC(1951년)은 ‘수은 지연 메모리(Mercury Delay Line Memory)’를 사용했다.

▲ 수은 지연 메모리(Mercury Delay Line Memory) 실물 이미지(출처. Wikipedia)

이 메모리는 수은으로 채워진 튜브로 만들어졌다. 튜브의 한끝에 전기 신호를 소리 파장으로 만들 수 있는 변환기(Transducer)를 달아 놓았다. 이것으로 소리 파장을 만들어 수은 안으로 보내는 것이다. 반대쪽 출력 단에도 변환기가 달려 있었다. 그래서 소리 파장이 이곳에 도달하면 파장을 다시 전기 신호로 바꾼다. 이를 다시 입력 단에 넣어주어 계속 회전하는 방식으로 데이터를 저장하는 것이다. 수은 속에서 다른 파형을 가진 일정량의 파장들이 계속 돌고 있는 튜브라고 생각하면 된다. EDSAC과 EDVAC은 각각 512단어와 1,000단어를 기억하는 메모리를 갖고 있었다.

이외에 자성 물질을 이용한 메모리도 사용됐다. ‘자기 드럼 메모리(Magnetic Drum Memory)’는 원통형 드럼에 자기적인 표면을 가진 구조였다. 이 드럼은 고속으로 회전하며 표면에 자기 트랙을 형성했다. 자기적 펄스를 이용해 자기 드럼의 특정 위치를 자화시켜 데이터를 저장했다. 읽을 때는 반대로 그 위치의 자기 신호를 읽어 복원하는 형태였다. 이 메모리는 회전해야 하므로 실행 시간이 길었으며 기계적인 요인으로 소음과 고장이 발생하는 단점이 있었다.

▲ 자기 코어 메모리(Magnetic Core Memory) 실물 이미지(출처. Wikipedia)

이러한 메모리들은 1951년 실용화된 자기 코어 메모리(Magnetic Core Memory)에 밀려 사라지게 된다. 중국계 미국인 안왕(An Wang)은 작은 페라이트(Ferrite)* 자성체로 된 고리에 케이블이 통과하는 모양의 격자 구조를 만들어 메모리로 사용할 수 있게 했다. 이는 데이터 비트를 저장하기 위해 사용되는 행과 열의 격자 구조로 이루어졌는데, 그림과 같이 전기 케이블이 마치 씨줄 · 날줄처럼 엮인 격자의 교차점에 ‘코어’라 불리는 작은 자성 재료를 배치했다. 전기 케이블에 전류를 흘려 자기 유도를 발생시키고, 코어의 자기장을 통해 데이터를 저장했다.

자세히 이야기하자면, 선택된 코어에 전류를 흘려 특정한 방향으로 자기장을 생성해 상태를 변경한다. 이러한 방식으로 코어의 자기장 상태를 변경해 ‘1’ 또는 ‘0’을 표현한다. 데이터를 읽기 위해서는 선택된 코어 주위에 전류를 흘려 현재의 자기장 상태를 감지한다.

자기 코어 메모리는 초기 형태의 램(Random Access Memory, RAM)이라 할 수 있다. 셀의 전압 정보를 읽어오는 데 위치와 관계없이 동일한 시간이 소요됐다.

자기 코어 메모리의 다른 특징은 전기를 차단해도 데이터가 날아가지 않는 비휘발성(Non-Volatile) 메모리였다. 또한, 내구성이 뛰어나고 소비 전력이 적었으며, 자성체 고리 코어를 많이 만들어 넣을수록 용량을 높일 수 있다는 장점이 있었다. 현재의 메모리 반도체와 같이 미세화(스케일링)를 통한 용량 증대도 가능했다. 작고 용량이 커지면 비싸게 팔리므로, 사람들은 자성체 고리를 매우 작게 만들고 많은 수를 집어넣어 용량을 높이려고 노력했다. 이러한 특징으로 자기 코어 메모리는 반도체 소자 메모리가 발명된 이후에도 1970년대까지 가격 경쟁력에서 앞서며 가장 보편적인 메모리로 사용되었다.

반도체 소자 ‘트랜지스터’가 불러온 변화, 캐시 메모리 S램(SRAM)의 탄생

반도체 소자를 사용한 메모리는 1961년 텍사스 인스트루먼츠(Texas Instruments, TI)에서 처음 개발되었다. 냉전 시대였던 1960년대는 군수 산업과 우주 산업이 기술 발전을 이끌고 있었다. 일반 전자 시장에서 팔 수 없을 정도로 가격이 비싼 제품도 기꺼이 구매해 주었으므로 기술의 급격한 발전이 이루어질 수 있었다.

TI는 미 공군에서 사용할 안정된 메모리를 만들기 위해 반도체 소자로 메모리를 개발했다. 이때의 메모리는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor, BJT)를 사용했는데[관련기사], 집적회로 형태로 만들어진 것은 아니었다.

당시 메모리 반도체는 집적회로가 아니었으므로 크기를 작게 하는 데 어려움이 있었고, 또 휘발성(Volatile) 메모리로 비휘발성 제품인 기존 자기 코어 메모리 대비 장점이 없었다. 그래서 처음에는 크게 주목받지 못하다가 집적회로(IC, Integrated Circuit)가 발명되고 소자 미세화가 가능해지면서 다시 주목받았다. 1970년대에 들어서면서 메모리 반도체는 소자 미세화로 고집적화가 이뤄졌고, 가격 경쟁력에서 자기 코어 메모리를 앞서게 된다. 이후는 알다시피 메모리 대부분을 반도체 소자를 이용해 만들게 된다.

1960년 벨 연구소 강대원 박사가 발명한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)은 로직 반도체에만 변화를 준 것은 아니다. 이 MOSFET을 사용한 메모리 반도체도 출현했다. 1964년 페어차일드반도체사(Fairchild Semiconductor Inc.)의 존 슈미트(John Schmidt)는 MOSFET 소자로 이루어진 메모리를 처음으로 만든다. 이 메모리는 S램(Static Random Access Memory, SRAM)이었다. S램의 정보 1비트(bit)를 저장하는 최소 단위 셀은 두 개의 인버터 입력과 출력이 서로 연결된 형태로 만들어진다. 인버터는 지난 글에서 소개했듯 0과 1의 신호를 거꾸로 나오게 하는 회로다.

S램의 작동 원리는 다음과 같다. 위 그림 [작동 원리]에서 가 0이면 [인버터1]에 의해 Q는 1이 된다. 그러면 [인버터2]에 의해 는 다시 0이 되어 순환한다. 만약 왼쪽 가 1이면 [인버터1]에 의해 Q는 0이 된다. 그러면 [인버터2]에 의해 는 다시 1이 되어 순환하게 된다. 그렇게 Q가 0이 되는 상태와 1이 되는 상태의 두 가지 안정된 상태를 가질 수 있게 되어 메모리 셀로 사용할 수 있는 것이다.

[단위 셀 구조] 그림에서 셀을 읽을 수 있도록 열어주는 Word Line(M5, M6의 게이트에 연결된 WL)이 선택되면 Bit Line(BL)을 통해 셀에 정보를 쓰거나 읽을 수 있게 되는 것이다. S램은 기본적으로 많은 수의 스위치 소자를 쓸 수밖에 없었다. CMOS로 구현할 경우는 두 개의 인버터를 만드는 데 각각 두 개의 nMOSFET, pMOSFET이 필요하다. 그리고 입구를 막아주는 두 개의 nMOSFET을 합하여 총 여섯 개의 MOSFET이 하나의 단위 셀을 만드는 데 필요했다.

전기적으로 전달되는 신호이므로 메모리를 읽고 쓰는 속도는 전자의 속도만큼 매우 빠르다. 또한, MOSFET으로만 이루어지므로 CMOS 기술로 로직 CPU를 만들면서 다른 공정 없이 동시에 만들 수 있다. 이러한 장점에도 불구하고 S램은 주메모리로 사용되지 않았다. 치명적인 약점이 있기 때문이다. S램의 경우 한 개의 Bit Cell을 만들기 위해 6개의 MOSFET이 필요한데, 이렇게 많은 스위치 소자는 넓은 면적이 필요하다.

또, 인버터를 사용하는 특성상 nMOSFET과 pMOSFET의 문턱전압(Threshold Voltage)* 아래에서 흐르는 작은 전류(Sub Threshold Current)가 Power로부터 두 MOSFET을 거쳐 Ground로 흐른다. 이 때문에 전력 소모가 발생하는데 이로 인해 고정 전력 소실(Static Power Dissipation)이 생긴다. 이 전력 소모는 칩의 온도가 올라갈수록 더욱 커진다. 이러한 면적과 전력 소모의 약점 때문에 S램은 작은 용량이지만 더 빠르게 읽고 쓰기가 필요한 레지스터 파일(Register File)이나 캐시 메모리(Cache)로 한정되어 사용되고 있다.

데이터를 담는 그릇 ‘캐퍼시터’의 등장, 그리고 주메모리 D램(DRAM)의 탄생

주메모리로 사용하기 위해 면적을 줄이고 개발된 제품이 D램(Dynamic RAM, DRAM)이다.

캐퍼시터(Capacitor)에 전하가 채워져 있는지 비어 있는지, 두 상태를 이용해 정보를 저장하는 D램은 그림 왼쪽처럼 한 개의 캐퍼시터와 한 개의 트랜지스터로 단위 셀을 구성한다. 캐퍼시터에 저장된 전하는 차츰 새어나가서 저장된 정보가 없어지는 단점이 있다. 그래서 주기적으로 전하를 보충해 정보가 없어지지 않도록 다시 저장을 해주어야 한다. 이러한 동작을 리프레시(Refresh)라고 한다. S램이나 D램 모두 휘발성 메모리다. 그러나 전기가 들어와 있는 동안은 계속 정보를 유지하고 있는 S램과는 다르게 D램은 계속 주기적으로 리프레시 해주지 않으면 정보가 사라진다. 그래서 다이내믹(Dynamic)이라는 수식어가 붙었다.

이 D램의 특허는 소자 미세화 법칙인 ‘데나드(Dennard)의 법칙’을 만든 IBM의 로버트 데나드(Robert Dennard)에 의해서 1966년 출원됐다. D램은 S램에 비해서 정보를 쓰고 읽는 데 약간 느리지만, 훨씬 단순한 구조여서 같은 면적에 많은 셀을 집어넣을 수 있었다. 이러한 집적도의 장점으로 현재까지도 가장 중요한 메모리로 사용되고 있다.

S램이 주로 캐시로 사용되는 데 반해 D램은 별도의 위치에서 CPU와 통신하는 주메모리 역할을 한다. 빠른 컴퓨터에 대한 요구는 CPU의 속도 증대뿐만 아니라 주메모리 용량의 증대도 요구된다.

메모리 용랑 증대는 온전히 소자 미세화에 의존했다. 반도체 집적 공정 기술의 발전은 놀라울 만큼 엄청난 속도로 메모리 용량을 증대시켰다. D램 역시 셀당 면적을 지속해서 줄이며 용량을 키워갔다. 그러나 셀 면적의 감소는 캐퍼시터의 용량 감소를 동반한다. 물통이 작아지면 그 안에 물이 있는지 없는지를 알기 힘든 것과 같이 캐퍼시터 용량은 일정 수준 이상으로 커야 한다.

이러한 모순은 점점 커졌고, 1980년대 4M D램을 개발하면서 이를 해결하기 위해 3차원 형태로 캐퍼시터 면적을 넓히는 아이디어가 제시된다. 땅을 파고 들어가는 트렌치(Trench)형 구조와 탑을 쌓는 스택(Stack)형 구조가 그것이다. 많은 D램 기업은 두 아이디어 중 하나를 선택해 개발했고 결국 승자는 추후 스케일링과 불량 검증에 유리한 스택형 구조로 발전했다.

데이터를 붙잡는 Floating Gate의 발견과 비휘발성 플래시 메모리의 탄생

강대원 박사가 이룬 또 하나의 업적인 Floating Gate(이하 플로팅 게이트)* MOSFET도 메모리로 시장에 나온다. 1967년 사이먼 지(Simon M. Sze) 박사와 함께 발명한 플로팅 게이트 MOSFET은 MOSFET 구조에 금속 전극층(Floating Gate)을 한 겹 더 삽입해 넣은 형태다.

위쪽 컨트롤 게이트에 높은 전압을 가하면 채널에 모인 전하 캐리어가 아래쪽 산화막을 뚫고 들어와 플로팅 게이트에 저장된다. 플로팅 게이트에 모인 전하 캐리어의 양에 따라 트랜지스터가 켜지고 꺼지는 기준인 문턱전압이 변한다. 플로팅 게이트에 저장된 전하 캐리어는 전기를 꺼도 산화막의 에너지 베리어(Energy Barrier) 때문에 채널로 돌아가지 못하고 머물러 있으므로 전기가 없는 상태로도 정보를 저장하는 비휘발성(Non-Volatile) 메모리가 되는 것이다.

플로팅 게이트 MOSFET은 EPROM(Erasable Programmable Read-Only Memory)이나 EEPROM(Electrically Erasable Programmable Read-Only Memory) 등과 같이 컴퓨터가 꺼졌을 때도 데이터를 저장하는 매체로 처음 사용되었다. 1980년 일본 도시바에서 이 소자를 응용해 플래시 메모리(Flash Memory)라는 제품을 출시하며 커다란 시장을 형성하게 된다. 이는 같은 셀에 여러 차례 정보를 저장했다가 지웠다 할 수 있는 제품이었다.

플래시 메모리는 읽고 쓰는 데 시간이 오래 걸리는 느린 메모리다. 그러나 비휘발성이면서 MOSFET과 동일하게 생겨 소자 미세화에 가장 유리하여, 매우 싸게 큰 용량을 만들 수 있다는 장점이 있다. 이 플래시 메모리는 2000년대 휴대폰, 디지털카메라 등 다양한 모바일 기기가 나오면서 폭발적인 수요가 생긴다. 요즘은 컴퓨터의 하드디스크 드라이브 대신 사용하는 SSD(Solid State Drive), 이동식 USB 드라이브, SD 카드 등 다양한 곳에 사용되고 있다.

하지만 싼 가격으로 용량을 크게 늘리는 것이 장점인 플래시 메모리는 가장 빠르게 미세화의 한계에 도달하게 된다. 크기가 작아지면서 소자 간의 간섭이 심해진 것이다. 또, 지속하여 미세화하기 위해선 포토 공정의 EUV(Extreme Ultraviolet)* 같은 기술이 적용해야 하고 이 장비는 매우 높은 비용이 요구된다. 이는 가격을 가장 큰 경쟁력으로 삼고 있는 플래시 메모리의 선택지에는 없었다.

그래서 선택한 것이 트랜지스터를 3차원으로 쌓아 올리는 것이었다. 3D 낸드 플래시(NAND Flash)는 현재 200단 이상 적층되며 용량이 늘었고, D램과 함께 메모리 시장의 양대 산맥 중 하나로 중요한 부분을 차지하는 제품이 되었다.

한편, D램과 마찬가지로 현재 플래시 메모리 역시 우리나라 기업이 시장 점유율 절반 이상을 차지하고 있을 만큼 시장을 선도하고 있다. 플로팅 게이트 MOSFET을 계승한 기술, 즉 질화물(Nitride)층을 이용한 차지 트랩 플래시(Charge Trapped Flash, CTF) 메모리* 기술을 비롯해 3D 낸드 기술도 국내에서 최초로 상용화하는 등 플래시 메모리는 우리나라와 인연이 깊은 제품이다.

지금까지 메모리 반도체의 시작부터 현재까지 발전 과정을 살펴봤다. 다음 연재에서는 새로운 메모리의 등장 가능성을 짚어보도록 하겠다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

이 칼럼 시리즈는 『최리노의 한 권으로 끝내는 반도체 이야기』의 일부를 발췌하여 정리했다. 이 책은 반도체 역사부터 시스템과 소자의 발전까지 폭넓게 다루며 반도체 산업 및 시스템 전반을 소개하고 있다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(세트 또는 시스템) 내에서 사용된다. 그 제품이 추구하는 바는 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 제품은 반도체의 성장과 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 현재, 미래의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

지난 편[관련기사]에서 반도체는 폰노이만 구조 기반 시스템에 쓰이는 부품으로 활용도가 생기며 엄청난 발전을 이뤘다고 이야기한 바 있다. 이후 연산과 제어를 담당하는 로직(Logic, 논리) 회로와 데이터 등 정보를 저장하는 메모리(Memory)로 나뉘게 되었고, 로직 회로는 스위치를 가지고 0과 1로 된 논리 함수 ‘부울대수*’를 푸는 것이란 이야기를 하기도 했다.

이번 편에서는 로직과 메모리에 관해 조금 더 자세히 들여다보고자 한다. 이들 반도체가 어떠한 형태로 발전했고, 어떤 변화를 가져왔는지 살펴보자.

* 부울대수 : 수치로서 0과 1을 표현하는 것이 아닌 논리 회로 이진 값으로 연산을 대신 하는 수

로직 회로는 어떻게 만들어질까?

먼저 로직 회로가 어떻게 만들어지는지 알아보고, 다음으로 이 회로를 구현하는 소자 스위치가 어떻게 발전했는지 차근차근 살펴보도록 하겠다. 우선 로직 회로의 설계 과정을 설명하자면, 아래와 같다.

① 입력(Input)과 출력(Output)을 정한다
② 진리표를 만든다
③ 이 진리표가 가능하도록 부울대수로 표현한다
④ 회로로 구성한다

예를 들어 숫자의 덧셈을 푸는 회로를 만들어 본다고 하자. 전기를 사용하는 전자 회로는 전기가 들어왔을 때와 안 들어왔을 때, 이렇게 두 가지 상태가 가장 명확하므로 2진법이 적합하다. 전압이 높을 때를 1, 낮을 때를 0으로 해서 구성하는 것이다.

▲ 1+1은 0이 되며 1이 윗자리 덧셈으로 올라간다. 1+1+1은 1이 되고 1이 윗자리 덧셈으로 올라간다.

이제 5와 7의 2진법 덧셈을 해보자. 5는 2진법으로 101이고, 7은 2진법으로 111이며, 이 둘의 합은 1100이다. 2진수 1100은 10진수 12이다.

이를 전자 장치로 계산하기 위해선 각 자릿수의 덧셈을 해주는 회로(가산기)를 구성해 직렬로 연결하면 된다. 이로써 많은 자릿수의 덧셈이 가능한 것이다. 다음으로 진리표*를 작성하고 AND, OR, NOT 등 논리 연산자*를 활용해 부울대수로 표현하면 전기적으로 푸는 로직 회로를 구성할 수 있다.

* 진리표 : 명제의 값이 참과 거짓인지 나타내는 진릿값을 연산할 때 각 명제 변수의 진릿값에 따라 출력(Out)되는 진릿값을 표로 나타낸 것. 예컨대 a(1)와 b(1)를 더하면 Out은 0이 되고, 1이 받아올림으로 올라가는 등의 값을 표로 그린 것
* 논리 연산자
논리부정(NOT, 상단 -) : 1 입력 시 0으로 출력, 0 입력 시 1로 출력
논리곱(AND, •) : 모든 입력이 1일 경우 출력이 1
논리합(OR, +) : 입력값 중 하나의 1이 있을 경우 출력도 1
배타적 논리합(XOR, eXclusive OR) : 두 명제가 같지 않을 때(1과 0)는 참(1) 값을 출력하고, 두 명제가 같을 때(0과 0, 1과 1)는 거짓(0) 값을 출력

로직 회로의 간단한 예로 AND의 경우 아래와 같이 스위치를 직렬로 연결하면 된다. A와 B가 모두 1(전기적으로 스위치를 켬)이 되면 Output도 1(전기가 흐름)이 된다. 두 스위치를 병렬로 연결하면 A와 B 중 어느 하나만 1이 되어도 Output이 1이 되는 OR가 된다.

이처럼 AND, OR, NOT, XOR 등 논리 연산자를 스위치로 구성하는 방법은 한 가지만 있는 것은 아니다. 여러 가지 다양한 구성 방법으로 가능하다.

로직 회로를 구현하는 반도체 소자, MOSFET의 탄생

이제부터는 위와 같은 스위치를 구현하는 반도체 소자가 어떻게 발전했는지 알아보도록 하자.

처음 사용되었던 진공관 소자 스위치는 차츰 반도체 소자로 대체됐다. 이에 따라 부피도 훨씬 작아지고 전기도 덜 먹으며 빠른 처리가 가능한 로직 회로를 만들 수 있게 됐다. 또 집적회로(IC)가 만들어지며 완전히 새로운 시대로 바뀌었다. 비교할 수 없을 만큼 많은 스위치를 상상도 할 수 없이 작은 공간에 넣을 수 있게 된 것이다. 이러한 소자 미세화는 소자 밀도를 높이는 것뿐 아니라 훨씬 빠른 스위치를 만들 수 있게 해줬다.

처음 스위치로 쓰인 반도체 소자는 바이폴라 접합 트랜지스터(BJT, Bipolar Junction Transistor)*다. 1948년 처음 만들어진 BJT는 다수 캐리어(Majority Carrier)*가 전자인 n형 반도체와 다수 캐리어가 정공(Hole)*인 p형 반도체를 직렬로 연결하여, 이미터(Emitter)-베이스(Base)-컬렉터(Collector)*를 n형-p형-n형(npn)으로 구성하거나 p형-n형-p형(pnp)으로 만든 트랜지스터였다.

* 바이폴라 접합 트랜지스터(BJT, Bipolar Junction Transistor) : 3개의 불순물 반도체를 접합하여 전류의 흐름을 조정, 스위치 및 전류 값을 증폭시키는 소자
* 다수 캐리어(Majority Carrier) : 주로 전기를 나르는 전하 캐리어
* 정공(Hole) : 절연체나 반도체에서의 가전자대(채워진 전자대) 속의 전자가 빠져 있는 상태
* 이미터(Emitter)-베이스(Base)-컬렉터(Collector) : 입력 신호를 받는 전극의 한쪽을 이미터, 회로에서 출력되는 출력 신호를 수신하는 전극을 컬렉터, 이미터와 컬렉터 사이를 베이스라고 부름

이 BJT 소자는 기본적으로 전류를 제어해 스위칭한다. BJT는 높은 증폭 능력을 갖고 있고 노이즈가 적다. 하지만 전력 소모가 큰 단점이 있었다. 인류는 이 BJT를 이용해 로직 소자를 처음 구성했고, 1958년 잭 킬비(Jack Kilby)가 개발한 최초의 집적회로(Integrated Circuit, IC), 1969년 아폴로 11호가 달 착륙을 할 수 있도록 한 아폴로 가이던스 컴퓨터(Apollo Guidance Computer)에도 모두 BJT가 활용됐다.

그러나 로직 칩의 전성시대는 이 BJT가 아닌 벨 연구소(Bell Lab) 두 연구자*의 모스펫(MOSFET)*이 나오면서 열리게 됐다. MOSFET 시대가 열린 것은 기존 소자의 전력 소모 문제 때문이었다. 소자의 집적도가 높아지면 높아질수록 BJT를 이용한 TTL(Transistor-Transistor Logic, 로직을 스위치로 구성하는 방법 중 하나) 칩의 전력 소모는 감당하기 힘든 수준으로 높아졌다.

* 대한민국 출신 강대원 박사와 마틴 아탈라(Martin Mohammed John Atalla) 박사
* 모스펫(MOSFET) : Metal, Oxide, Semiconductor로 금속 산화막 반도체 구조를 통해 전기가 있는 영역인 전계(Field)의 효과(Effect)를 활용한 트랜지스터

▲ 데이터 출처. ELECTRONICS-COOLING.COM

MOSFET은 출력 전류를 게이트의 입력 전압으로 제어하는 전압 제어 소자다. 전압만으로 채널의 전도율을 바꾸므로 이론적으로는 전류가 흐르지 않는다. 또 전류가 흐르더라도 채널의 표면에만 흐른다. BJT와 비교해 증폭 능력이 떨어지므로 전류가 적게 흘러서 처음 나왔을 때는 크게 사용되지 못했다.

그러나 이 낮은 전류로 인한 적은 표면 소비 전력과 높은 속도로 동작할 수 있는 장점 덕분에 소자 미세화를 구현하게 되어 집적회로 시대의 주인공이 될 수 있었다.

MOSFET에서 발전한 CMOS, 그리고 CMOS가 대표 반도체 기술된 이유

이렇게 주목받기 시작한 MOSFET은 특히 1963년 2월 페어차일드 반도체사(Fairchild Semiconductor Inc.)의 치탕 사(Chih−Tang Sah)와 프랭크 완래스(Frank Wanlass)가 처음 소개한 씨모스(CMOS)* 기술이 나오며 꽃을 피우게 된다. CMOS 기술은 현재까지도 로직 소자를 만드는 가장 보편적인 기술로 사용되며 반도체 만드는 기술의 대명사로 불리고 있다.

* 씨모스(CMOS) : Complementary Metal-Oxide Semiconductor, 금속 산화물 반도체로 구성된 트랜지스터

CMOS는 Complementary MOSFET의 약자다. Complementary는 ‘상호 보완’, ‘보상’이란 뜻으로 두 가지 종류가 보완적으로 쓰인다는 의미다. 첫 번째는 전자를 전하 캐리어로 하는 nMOSFET이고, 두 번째는 정공(Hole)을 전하 캐리어로 하는 pMOSFET인데 이를 같이 쓰기에 CMOS로 불린다.

우선 nMOSFET은 p형 반도체를 채널로 하여 만들어진다. 금속 게이트에 양(+)전압을 가해서 채널에 전자가 오도록 만들어야 켜지는 스위치다. 반대로 pMOSFET의 경우는 채널이 n형 반도체이므로 전류가 흐르게 하기 위해서는 금속 게이트에 음(-)전압을 가해서 채널에 정공(Hole)이 오도록 만들어야 한다. nMOSFET과 pMOSFET은 완전히 대칭적으로 작동하는 것이다.

CMOS로 로직 회로를 구성하면 두 MOSFET의 금속 게이트 전극에 똑같이 0V를 주었을 때, nMOSFET은 꺼지고 pMOSFET은 켜진다. 금속 게이트에 전압을 가해주면 반대로 nMOSFET은 켜지고 pMOSFET은 꺼진다. 이처럼 대칭적으로 상호 보완하며 움직이는 nMOSFET과 pMOSFET 두 종류의 스위치로 논리 연산하는 회로를 구성하는 것을 CMOS 기술이라고 부른다.

CMOS로 만든 부울대수 연산자의 예를 보자. nMOSFET과 pMOSFET 두 스위치를 직렬로 연결한 회로를 보자. In 단자에 1이 들어가면(전압이 걸리면) 위에 있는 pMOSFET은 꺼지고 아래의 nMOSFET은 켜진다. 그러면 Out 단자는 아래의 접지와 연결이 되어서 전압이 0이 되므로 0이라는 신호가 나오게 된다. 반대로 In 단자에 0이 들어가면(전압이 걸지 않으면) pMOSFET는 켜지고 nMOSFET는 꺼지면서 Out 단자는 전압이 높은 V_DD 선과 연결된다. 그래서 높은 전압이 되므로 1이라는 신호가 나오게 된다. 이렇게 0이 들어가면 1이 나오고 1이 들어가면 0이 나오게 되므로 논리 회로에서 NOT 논리 연산을 수행하는 인버터(Inverter)가 된다.

물론 nMOSFET 하나를 사용한 스위치로도 구성 가능하다. 위 예시를 보면 저항과 nMOSFET을 직렬로 연결했고 저항의 윗단은 전압이 걸려 있다. nMOSFET의 아래 단은 접지되어 있다. In 단자에 0이 들어가서(전압이 걸리지 않아서) nMOSFET이 꺼져 있다면 Out 단자는 저항을 통해서 V_DD 선과 연결되므로 1이라는 상태가 된다. 또 In 단자에 1이 되는 경우(전압이 걸리는 경우)는 nMOSFET이 켜진다. 이때 nMOSFET 스위치의 저항은 위에 달린 저항에 비해서 매우 미미하므로 Out은 아래의 접지와 연결되는 셈이 되어 0이 된다. 이렇게 해서 예시 회로의 경우 In에 0을 넣으면 1이 나오고, 1을 넣으면 0이 나오는 인버터가 되는 것이다.

사실 이렇게 nMOSFET만 사용하는 것은 CMOS 기술을 사용하는 것 대비 장점이 많다. 우선 CMOS 기술은 같은 수의 nMOSFET과 pMOSFET을 사용해야 하므로 한 가지 종류를 사용했을 때와 비교해 단위 소자 수가 두 배다. 물론 저항을 만들어야 하지만 이것은 nMOSFET을 pMOSFET과 같은 웨이퍼에 만드는 복잡함에 비하면 매우 쉬운 일이다.

nMOSFET은 p형 반도체 위에 만들어야 하고 pMOSFET은 n형 반도체 위에 만들어야 한다. 또, 한 웨이퍼에 구성하려면 각각의 MOSFET을 만들기 위해 n형과 p형의 반도체 구역(Well)을 나눠야 한다. 그런데 소스(Source)와 드레인(Drain)을 다른 종류로 만들어야 하므로 도핑 공정도 두 번 해야 하며 각 도핑 공정이 반대 소자에는 영향을 주지 않도록 해야 한다. 그래서 공정 복잡도는 두 배 이상이 된다.

이런 공정의 복잡함에도 불구하고 CMOS 기술이 사용된 이유는 CMOS 기술의 낮은 전력 소모에 있다. 위의 nMOSFET으로 만든 인버터 회로를 보면 In 단자에 1이 들어가서 nMOSFET이 켜졌을 때 V_DD 와 접지가 직접 연결되는 순간이 생긴다. 그때 상당히 많은 전류가 흐른다. 그러나 CMOS 기술의 경우는 nMOSFET이 켜지면 pMOSFET이 꺼지고 pMOSFET이 켜지면 nMOSFET이 꺼진다. 그러므로 V_DD 와 접지가 연결되는 일은 발생하지 않는다. 소모 전력이 nMOS 대비 비교할 수 없을 만큼 줄어든다. 이런 장점으로 CMOS가 nMOS 등 경쟁 기술을 제치고 로직 회로를 만드는 대표 반도체 기술이 된 것이다.

CMOS가 표준이 된 이후 소자 기업 연구의 대부분은 ‘어떻게 이 MOSFET을 더 작고, 빠르게 만드는가’가 전부라고 해도 과언은 아니다. 소자 미세화는 이 두 가지 목표를 동시에 달성하게 해주었다. 우리가 기사에서 자주 접하는 5㎚ 기술 노드(Node)*, 3㎚ 기술 노드 등의 단어는 보다 작고 빠른 스위치를 만들었다는 이야기다.

* 노드(Node) : 소자를 연결하는 회로선이 만나는 점으로 소자 간 간격을 표현할 때 사용

정리하자면, 이번 글에서 하고 싶은 이야기는 폰노이만 구조에서 로직을 처리하기 위해 스위치 소자가 필요했고 그 스위치 소자는 기술 발전에 따라 진공관에서 BJT로, MOSFET으로 변해 왔다는 것이다. 집적도를 증가시켜 제품 부피와 전력을 줄이려는 시스템의 요구가 이러한 변화를 이끌었다. 물론 집적 공정에 따른 비용의 감소, 소자 미세화에 의한 속도 증가도 중요한 요소였다.

현재 우리나라 대학 반도체 연구의 많은 부분이 이러한 대체 소자 연구에 치중되어 있다. 그러한 소자들이 가장 큰 시장인 컴퓨팅에서 MOSFET을 대체하기 위해서는 MOSFET처럼 작게 만들어지고 많은 수의 집적(1,000억/㎠ 이상)이 가능해야 한다. 또한, 더 작은 전력으로 구동돼야 한다. 아울러 10년 이상의 신뢰성을 보여야 하며 100도 이상의 온도에서도 구동할 수 있어야 한다. 아쉽게도 지금까지 이러한 희망을 보이는 대체 소자는 없는 것이 현실이긴 하다. 다음 연재에서는 메모리에 관해 조금 더 자세히 살펴보도록 하겠다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

문턱전압은 Threshold Voltage(Vth)라는 단어를 그대로 직역한 용어인데요. 디램(D-RAM), 낸드 플래시(NAND Flash) 등의 메모리 반도체부터 시스템집적 반도체(System IC) 같은 비메모리 반도체, 또는 미래의 어떤 능동소자까지 모든 반도체에서 공통적으로 사용되는 개념입니다. 방과 방 사이를 구분하는 문턱(Threshold)처럼, 문턱전압은 전류의 흐름이 변하는 전압의 임계점을 의미하는데요. 오늘은 MOSFET을 동작하게 만드는 문턱전압의 속성에 대해 알아보겠습니다.

전류가 흐르는 MOSFET 강의 수위를 조절하는 댐, 문턱 전압

저항의 입장에서 본 문턱전압은, MOSFET 상에서 전류가 흐르지 않던 상태가 전류가 흐르는 상태로 반전되는 시점의 전위장벽인 전압인데요. 전류가 흐르기 시작하면 문턱전압으로 인한 저항치는 급격히 감소합니다. 한강의 댐을 예로 들어 보죠. 댐의 상단까지 물이 차지 않으면, 댐 반대쪽으로는 물이 흐르지 않습니다. 하지만 저장된 물의 높이가 댐보다 높아지면, 물이 흘러 넘쳐 반대쪽으로 흐르게 되는데요. 전류가 물이라면, 댐의 상단 높이가 문턱 전압(Vth)인 셈이죠.

▲ <그림1> Vth에 의한 MOSFET의 높은 입력저항단과 낮은 출력저항단의 저항치 변화

문턱전압은 기판(Substrate) 내의 Oxide 쪽 p_type Sub에 있는 다수의 캐리어와는 반대 타입(Type)의 밀도가 매우 높은 전자 층이 드레인(Drain) 단자와 닿도록(Pinch-on) 하는데 필요한 게이트 전압과 같습니다. 즉, 소스(Source) 단자에서 드레인 단자로 전류가 흐르기 위한 이동성 전자가 충분히 쌓여서 전류가 잘 흐르는 도전성 채널이 생성되는 시점에 인가하는 게이트 전압이죠. 문턱전압을 넘기 전에는 트랜지스터의 입력단 저항과 출력단 저항의 크기가 거의 동등하게 높은데요. 문턱전압을 넘어서면, 출력단 저항이 급격히 낮아져 전류가 쉽게 흐르게 됩니다. 트랜지스터(Transistor)는 Trans(전하다)+Resistor(저항)의 합성어인데요. 저항을 입력단에서 출력단으로 전달(Transfer)하며 저항값을 낮춘다는 뜻입니다. 즉, 입력단과 출력단의 저항 차이를 조절해 적정량의 드레인 전류를 흐르게 할 수 있다는 말이죠.

트랜지스터의 ON/OFF도 문턱전압 하기 나름

nMOSFET에서의 문턱전압은 전류가 소스 단자에서 드레인 단자로 본격적으로 흐르는 시점의 게이트에 바이어스된 전압인데요. 게이트 전압이 문턱전압보다 크면 트랜지스터가 켜지고(ON), 문턱전압보다 낮으면 꺼지게(OFF) 됩니다. 트랜지스터가 꺼지면, 전류가 흐르지 않습니다. 트랜지스터가 켜지면, 저항이 매우 낮은 전도(Conduction) 물질에 충분한 전류가 흐르게 됩니다. 트랜지스터가 켜졌을 때, 드레인 전류가 흐를 수 있는 주변 여건을 보면, 먼저 전류가 이동할 수 있는 채널이 만들어집니다. 그리고 전자를 끌어당기는 드레인 전압인 +Vd가 인가되어(”채널이 만들어내는 반도체 동작특성, 드레인 전류의 변화” 참조), 소스 전압이 주변보다 낮게 형성되죠.

▲ <그림 2> Vth을 기준으로 나눠지는 Tr의 ON/OFF 상태

트랜지스터가 포화영역으로 들어가기 전까지는, 출력단의 저항값이 낮아질수록 드레인 전류가 급격히 상승하는데요. 그 경사도가 가파를수록, 활성영역에서 드레인 전압(Vds)을 인가하는 영역이 줄어들어, 트랜지스터의 ON/OFF 전환이 원활해집니다. 전달 특성에서 문턱전압이 낮을수록, 출력특성에서 ‘드레인 전류(Id) – 드레인 전압(Vd)’ 기울기가 급경사일수록, ON/OFF 전환이 빨라지는 이상적인 트랜지스터가 되는데요. 비행기를 예로 들면, 문턱전압의 크기는 이륙거리이고, 드레인 전류의 기울기는 이륙 후의 상승 기울기입니다. 이륙거리가 짧을수록, 이륙 후의 상승 기울기가 가파를수록 비행기는 빨리 하늘을 날겠지요. 그리고 비행기가 궤도에 오르면 안정적인 항공상태에 접어드는 것처럼, 게이트 전압이 문턱전압을 넘어서 드레인 전류가 충분히 증가한 후의 포화영역을 Tr-ON 상태라 합니다.

MOSFET 정보 처리의 핵심은 게이트 전압, 그 중 제일은 문턱 전압

채널은 눈에 보이지도 않고, 직접 통제할 수단도 없습니다. 게다가 트랜지스터에 전류가 흐르게 하거나, 흐르지 않게 하기 위해서는, 채널의 Pinch-on/off 상태를 외부 전압으로 관리해야 합니다. 채널 상태를 유추할 수 있는 외부 측정 인자는 게이트 전압, 드레인 전압 그리고 드레인 전류뿐인데요. 드레인 전류는 게이트 전압과 드레인 전압 및 트랜지스터의 형태적, 물리적 요소에 따라 계속 변합니다. 가변요소가 너무 많은 셈이죠. 그렇지만 트랜지스터의 ON 상태를 나타내는 포화영역(Tr-ON 상태)일 때, 드레인 전류는 드레인 전압에 의존하지 않고, 게이트 전압의 영향을 크게 받습니다. 즉, 이때는 게이트 전압이 채널의 형태와 직접적인 함수 관계에 놓이게 되죠. 때문에 게이트 전압으로 채널을 유추하면, 자연히 드레인 전류의 상태를 알 수 있고, 최종적으로 트랜지스터의 ON/OFF 상태를 결정할 수 있습니다.

▲ <그림 3> Vth을 기점으로 시작되는 드레인전류, 드레인전압, 게이트전압 관계를 3개축 변수로 나타낸 Summary

결국, 트랜지스터에 정보를 담으려면, 트랜지스터의 ON/OFF 상태를 알아야 합니다. 때문에 트랜지스터의 ON/OFF 상태를 알 수 있는 게이트 전압이 정보를 처리하기 위한 MOSFET의 핵심요소가 되는데요. 그 중에서도 특히 드레인 전류가 시작되는 문턱전압은 가장 중요한 파라미터라고 할 수 있습니다. 단, 활성영역은 트랜지스터의 ON/OFF가 혼재되어 있지만, 여기서는 ON 상태로 전제했습니다.

바람에 흔들리는 갈대처럼, 다양한 요인에 영향을 받는 문턱전압

흔히 기술 개발 작업의 첫 관문은 개발된 제품이 제대로 동작하는지 여부이지요. 두 번째는 투입 수 대비 양품 수(실제 생산량 – 불량품 수)를 따지는 수율(Yield)이죠. 마지막으로. 새롭게 개발된 기술을 적용한 여러 파생 제품(메모리인 경우는 용량의 다변화)을 개발하는 단계인데요. 모든 기술을 개발할 때마다 시행착오를 통해 공정변수와 문턱전압을 포함한 제품의 각종 파라미터가 새롭게 조정되는데요. 이런 과정마다 문턱전압의 값을 어떻게 설정하느냐에 따라 문턱전압과 관련 있는 파라미터들이 조정되기 때문에, 반도체에서는 문턱전압을 가장 중요한 핵심요소 중 하나로 여깁니다.

반도체를 만들 때는 FAB 공정단계부터 드레인 전류를 최대치로 끌어 올리도록 최적화되어 있는데요. 문턱전압의 값도 반도체 설계와 공정을 진행하며 미리 정해집니다. 이런 초기 설정 값 중에는 반도체를 생산하는 FAB 공정의 파라미터인 베이스라인 조건도 포함되는데요. 이 베이스라인 조건에 따라 문턱전압의 값도 거의 결정됩니다.

▲ <그림 4> 문턱전압에 영향을 끼치는 요소들

반도체는 층(Layer)마다 재질 Type과 불순물 반도체를 도핑(Doping)하는 값들이 결정되어 있는데요. 문턱전압을 산출하는 Oxide의 커패시턴스 값과 게이트의 일함수(자유 전자를 떼어 내는 데 필요한 최소의 에너지) 등도 이미 매트릭스값으로 나와 있습니다. 때문에 어떤 크기로 설계(Layout)를 할지, 어떤 농도로 불순물을 첨가(Doping)할지 입력만 하면 원하는 문턱전압이 도출됩니다(물론, 이후에 파라미터를 하나씩 고치면서 조정하는 과정을 거쳐야 합니다). 도출된 문턱전압은 트랜지스터를 동작시킬 때, 입력할 전압의 크기와 드레인 전류의 감지(Sensing) 능력을 고려해 최종적으로 정해집니다.

또한, 전자도 문턱전압을 높이거나, 낮출 수 있는데요. 이는 전자가 어느 곳에 어떤 형태로 있느냐에 따라 달라집니다. 전자가 드레인 전류와 관계없이 정체되면, 문턱전압이 높아지거나 문턱전압의 값을 예측할 수 없게 되는 역기능을 하게 됩니다. 전자가 Oxide 층 내부에 갇히게 되면 게이트 전압을 상쇄시키는데요. 게이트 전압이 상쇄된 상태를 복구하려면, 게이트 전압이 높아지고, 자연히 문턱전압 또한 높아집니다. 또한, 갇혀 있던 전자는 일정 시간이 지나면 무작위로 빠져 나와 문턱전압을 낮게 변화시킵니다. 무작위로 튀어나오는 전자들이 어디로 튈지 조절할 수가 없어지면, 그 전자에 영향을 받는 문턱전압의 값도 예측할 수 없게 됩니다. 즉, Oxide에 갇힌 전자(Qox)와 P_Sub 내 게이트 공핍층의 전하량(Qdep)은 흐르지 않고, 머물러 있으므로 문턱전압과 비례 관계에 있다고 할 수 있죠.

반면, 전자가 드레인 전류의 흐름에 도움을 주면, 문턱전압을 낮추는 순기능을 하게 되는데요. Oxide 층 하단에서 채널에 포함되는 전자들은 원활한 전류 흐름에 기여해서 문턱전압을 낮춰줍니다. 이를 커패시턴스(Capacitance) 측면에서 보면, Oxide라는 절연물질을 사이에 두고 채널과 게이트 전압이 Oxide Capacitance(Cox)를 형성하게 됩니다. 채널 전자는 Cox를 상승시키는데, Cox는 문턱전압과 반비례(Qox = Cox*Vth)합니다. 즉, 채널 전자의 개체 수가 많아지면 Cox가 상승하고, 결국 문턱전압은 낮아집니다.

전달특성을 중심으로 본, 문턱 전압과 채널 사이의 관계

전달특성 상에서 문턱전압과 채널의 연관관계를 살펴 봅시다. 문턱전압이 기준점이라면, 그 전후로 채널의 두께가 얇아졌다가 두꺼워집니다. 셀(Cell)도 문턱전압을 기준으로 ON/OFF 상태가 변하죠. 채널의 물리적 상태를 나타내는 Pinch-on은 전압으로는 곧 문턱전압을 의미하는데요. 문턱전압을 기준으로 드레인 전류가 ‘흐르지 않거나(차단영역)’, ‘흐르거나(활성영역과 포화영역)’가 결정됩니다. 출력특성의 그래프보다는 전달특성의 그래프에서 문턱전압의 경계가 더 명확하게 정해지므로, 출력특성에서의 비교는 생략하겠습니다.

▲ <그림 5> 문턱전압과 Cell의 ON/OFF 관계 (출처 “NAND Flash 메모리”)

실리콘 vs 저마늄, 높은 문턱전압에도 불구하고 실리콘의 압승

▲ <그림 6> 실리콘과 저마늄의 구심력 차이(전자껍질의 n이 높을수록 탈출에너지가 낮음)

실리콘(Silicon14) 기반의 반도체는 문턱전압이 약 0.7V이고, 실리콘과 동족 원소인 저마늄(Germanium32) 기반일 때는 약 0.2~0.3V가 됩니다. 이 차이는 최외각전자를 원자에서 떼어내는데 사용되는 에너지의 차이 때문에 발생합니다. 저마늄(Ge32)은 실리콘(Si14)보다 원자가가 높고, 전자껍질이 1개 더 많습니다. 즉, 저마늄의 최외각전자와 저마늄 원자핵 사이의 거리는 실리콘의 그것에 비해 더 멀다고 할 수 있습니다. 최외각전자와 원자핵 사이의 거리가 멀수록 최외각전자가 원자핵으로 탈출하기 쉬워지는데요. 최외각전자가 원자핵으로부터 너무 쉽게 탈출해도, 반도체 내에서 발생하는 전류를 조절하기 어렵습니다. 때문에 저마늄은 특수한 경우에만 한정적으로 사용되고, 일반적으로 실리콘이 웨이퍼(Wafer)의 주원료로 많이 사용되는데요. 현재로서는 실리콘이 전자이동도, 온도변화, 문턱전압의 값 등 모든 면에서 적절한 가치를 가지기 때문에, 최적의 반도체 재료로 활용되는 겁니다.

문턱전압을 흔드는 기판효과, 그 해결책은?

문턱전압은 한번 정해지면 일정해야 하는데요. Sub에 가하는 전압에 의해 문턱전압이 변하면, 전체 파라미터가 틀어져 소자 변수들을 다시 조정해야 합니다. Body Effect의 Body는 기판(Substrate)을 의미합니다. 때문에 Body Effect를 기판효과, 기판 바이어스 효과, 몸체효과라고 합니다. 혹은 문턱전압 변조(Vth Modulation)라고도 하는데요. 기판에 -전압인 Back 바이어스를 증가시키면 문턱전압이 높아지고, -Back 바이어스를 감소 시키면 문턱전압이 낮아지는 현상을 말합니다.

이는 Body의 -전압이 커지면 Body내의 일부 정공들이 –Vsub를 향하여 이동하므로 게이트공핍층(결핍영역)이 넓어지고, 전자채널인 반전층(Inversion Layer)의 전자 밀집도는 더욱 높아지지요. 또한 양쪽의 소스 정션과 드레인 정션이 역바이어스되어 정션의 공핍영역이 넓어질텐데요. 그러나 소스단자에는 0V가 인가되어 Vsb는 Vdb에 비하여 작기 때문에 소스정션의 공핍영역 두께는 작고요. 드레인단자의 높은 양전압 영향으로 드레인 정션의 공핍영역 두께가 커집니다. 반전층이 두꺼워져서 문턱전압이 아주 약하게 낮아지는 효과가 있지만, 그에 비하여 드레인 공핍층이 두꺼워져서 문턱전압이 훨씬 높아지므로 결국 Body에 마이너스 전압을 크게 하면 문턱전압이 높아 지게 됩니다.

▲ <그림 7> Back 바이어스(-Vb)와 문턱전압과의 관계 @ nMOSFET

이 기판효과(Body Effect)의 해결책으로 Oxide의 두께 조절을 고려해 볼 수 있는데요. Oxide의 두께가 얇아지면 게이트 전압이 채널에 미치는 영향력이 커져서 기판효과의 영향력이 줄어듭니다. 그러나 Oxide의 두께가 작아지면 절연성이 떨어지는 신뢰성 이슈들도 같이 변동됩니다. 때문에 이런 부작용을 고려하지 않을 수 없죠. 하나의 원인만으로 tox를 얇게 할 수는 없습니다. 근본적으로 소스와 기판의 전압 차이를 줄이면 기판효과를 해결하는 데 도움이 되므로, Vsb는 최소한으로 유지시켜 줍니다. 그래서 기판(Substrate)은 외부로부터 영향을 받지 않도록 일반적으로 –전압을 인가해주고, 기판을 역 바이어스 시키는데요. 약하게 역 바이어스를 주어 채널에 있던 전자들이, 기판 쪽으로 이동하지 않고, 되도록 채널에 붙어 있게 합니다. 또한, 기판의 전압이 소스 전압과 되도록 전압 차이가 나지 않도록 전압 레벨을 비슷하게 맞춥니다. 더군다나 소스정션은 순방향바이어스가 되여야 하기 때문에 더욱 그렇지요. 혹은 각 층(Layer)들의 불순물 도핑을 조절해 기판효과를 줄이는데, 이 경우에는 또 다른 부작용이 발생할 수 있습니다.

오늘 알아본 문턱전압인 Threshold Voltage(Vth)는 휘발성 메모리 반도체 혹은 비메모리 반도체에 적용되는 트랜지스터의 동작이 시작되는 지점을 말합니다. 문턱전압은 공정변수, 제품변수 등 여러 요인들이 종합되어 결정되는데요, 비휘발성 메모리에서의 문턱전압은 휘발성 메모리에서의 문턱전압과는 조금 성질이 다릅니다. 문턱전압으로서의 기능은 거의 같지만, 추가로 메모리 용량을 확장시키는 기능을 갖고 있는데요. 이에 비휘발성 메모리에서의 문턱전압에 대해서는 다음 장에서 좀 더 자세히 다뤄보겠습니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

]]> /threshold-voltage-mosfet-operation/feed/ 0 /channel-called-mosfet/ /channel-called-mosfet/#respond Mon, 22 May 2017 20:00:00 +0000 http://localhost:8080/channel-called-mosfet/

MOSFET은 인간이 만든 생산품 중 가장 많이 팔린 제품입니다. 하지만 이런 MOSFET도 초창기에는 주목을 받지 못했습니다. MOSFET의 트랜지스터 3개 단자 중 가장 중요한 역할을 하는 Gate 단자를 어떤 위치에, 어떻게 형성시키느냐가 관건이었기 때문이죠. 이 문제를 적절히 극복함으로써 MOSFET(Metal Oxide Semiconductor FET)은 비로소 원조 트랜지스터인 BJT(Bipolar Junction Transistor)보다 성능과 집적도 면에서 월등히 앞서게 되었습니다.

이렇게 산고의 고통을 겪은 Gate의 존재 이유는 무엇일까요? 바로 Source와 Drain 사이에 채널(Channel)이란 다리를 놓기 위함입니다. 이 다리는 성격이 묘해서 좋아하는 캐리어만 통과시키는데요. 심지어 트랜지스터 각 단자의 도핑 물질이나 외부에서 인가하는 전압 극성도 어떤 채널을 선택하느냐에 따라서 모두 바뀌게 됩니다. 오늘은 트랜지스터를 동작시키는데 가장 중요한 열쇠를 쥔 채널(Channel)에 대해 알아보겠습니다.

증가형 MOSFET의 채널 형성 조건

채널은 Substrate 층에 존재하되, Oxide 층과 Sub 사이인 경계면에 형성됩니다. 채널이 제 기능을 하려면 2가지 조건이 필요한데요. 먼저 채널이 들어갈 MOSFET 내의 물리적인 공간이 확보되어야 하고, 두 번째로 외부에서 Gate에 적절한 전압을 인가해주어야 합니다. 또한, 채널은 짧은 시간에 다양한 변화를 제어할 수 있어야 합니다.

소수 캐리어가 모여서 연결한 채널은 다수 캐리어가 Source에서 Drain으로 이동하는 다리가 됩니다. 전자가 넘어갈 n_type 다리를 n_Channel이라 하고, 정공이 넘어갈 p_type 다리를 p_Channel이라 하지요. 만약 전자가 지나갈 다리가 p_type인 Hole로 구성되면, 전자-정공이 동시에 상쇄되어(EHP 소멸) 전자가 건너가지도 못할뿐더러 다리도 끊어지게 될 테니까요.

채널을 중심으로 한 단자들의 Type 결정

채널을 활성화 하는 layout을 위해서는 밑바탕에 채널 type과 반대 type의 Substrate(Bulk)를 놓고, Source와 Drain을 채널 type과 같은 type의 불순물 반도체로 구성합니다. Bulk 위에는 type과 상관없으면서 강력한 절연층인 Oxide Layer를, 그리고 Oxide의 위에는 도전층인 Poly-silicon을 타설하는데요.

▲ Channel을 중심으로 한 각 단자 별 Type

이렇게 채널 type이 정해지면, 나머지 단자들의 type이 차례대로 결정됩니다. 예를 들어, n_Channel이라면 P_type Substrate가 밑에 깔리고, Source와 Drain은 n_type이 됩니다. 이는 단자들의 type이 항상 인접한 단자와 반대 불순물 type으로 구성되기 때문이죠.

채널 형성 방식으로 본 MOSFET, 증가형과 공핍형

MOSFET은 채널을 바라보는 관점에 따라 여러 가지로 나뉩니다. 채널을 형성하는 방식으로 보면, 증가형(Enhancement : E-MOSFET)과 공핍형(Depletion : D-MOSFET)으로 구분할 수 있죠. 증가형은 채널이 없는 공백 상태에서 채널을 서서히 증가시켜 드레인 전류량을 늘릴 수 있도록 조절하는 Mode이고, 공핍형은 이미 형성된 채널 속에 공핍층을 생성하고 증가시켜서, 채널 폭을 서서히 좁히는 방식으로 원하는 드레인 전류량을 약하게 하여 조절하는 형태입니다.

▲ E-MOSFET(증가형)과 D-MOSFET(공핍형)

그런데 공핍형은 Fab공정 진행 시 채널을 미리 형성시켜 동작시키는데, 이때 최대 드레인 전류치가 정해집니다. 이런 공정으로 인해 Mask와 공정 Step이 추가로 증가하게 됩니다. 이는 증가형 MOSFET보다 원가가 높아지는 원인이 됩니다. 따라서 특별한 기능이 필요한 곳이 아니면, MOSFET은 증가형(E-MOSFET)을 사용하는 것이 좋겠죠.

채널과 각 단자에 인가되는 전압의 상관관계

채널 type에 따라 Gate, Source, Drain, Bulk 단자에 인가하는 전압의 극성도 결정됩니다. 트랜지스터를 동작시키기 위한 외부전압은 Gate 전압이 가장 중요합니다. 그리고 그 Gate 전압의 변화에 가장 민감하게 반응하는 것이 바로 채널이죠. 채널의 두께나 길이 또한 Gate 전압에 따라 동기화됩니다.

▲ Channel을 활성화시키기 위한 각 단자에 인가하는 전압 극성

예를 들어, nMOSFET라면 전자를 끌어와야 하는 Drain에 플러스 전위, 전자를 내보내야 하는 Source에는 Drain보다 낮은 전위(혹은 제로 전위)를 걸어주어야 합니다. Gate에는 전자 다리를 놓아야 하므로 플러스 전위를 걸어 줍니다. Substrate(Bulk)에는 Source와 같은 전위를 걸어주거나, Bulk를 보호하기 위해 Source보다 낮은 전위(혹은 마이너스 전위)를 걸어야 합니다.

4 종류의 MOSFET 알아보기

▲ 증가형 nMOSFET(전자다리)과 증가형 pMOSFET(정공다리)

이번에는 MOSFET을 채널 type으로 분류해보겠습니다. 증가형(E-MOSFET), 공핍형(D-MOSFET) 모두 채널을 n_type과 p_type으로 세분할 수 있습니다. 즉, MOSFET은 모든 옵션을 고려하면 전부 4가지로 나눌 수 있다는 거죠. Source와 Drain 사이에 Electron 다리가 연결될 때는 n_type Channel MOSFET(nMOSFET)이라 하고, 통로로 Hole이 연결되어 다리를 놓는 경우를 pMOSFET이라 부릅니다. 특히 증가형 nMOSFET과 증가형 pMOSFET이 한 쌍을 이뤄 CMOSFET(Complementary)을 구성하는데요. CMOSFET은 반도체 기본동작인 ON/OFF를 결정하는 핵심소자로써, CMOSFET 동작은 다음 기회에 설명할 예정입니다.

증가형 nMOSFET 채널 형성 과정

하나. 공핍(Depletion) 단계

전형적인 MOSFET인 증가형 nMOSFET을 예로 들어 볼까요? Source와 Drain 단자를 0[V]로 놓습니다. Gate에 인가되는 전압을 계속 증가시키면 n_Channel이 두꺼워집니다. 이때 두꺼워지는 채널을 관찰해보면 2~3단계를 거치게 됩니다.

처음에는 Gate의 약한 플러스 전압에 의한 Bulk 내의 양전위 기울기(Gate에서 멀어질수록 전위가 떨어짐)로 인한 영향으로, Gate에 가까이 있는 3족 원소의 최외각전자들이 에너지를 받아서 공유결합에서 살짝 빠져나옵니다. 최외각 껍질에서 빠져나온 전자들은 아직 공유결합된 원자들의 원자핵의 인력 영향권 내에서 자유롭게 벗어나지 못한 상태(낮은 Gate 전압)로 공유결합 주위를 서성이죠.

▲ 초창기 약한 Gate전압에 의한 Bulk내에 공핍영역 발생

이렇게 형성된 영역이 앞장(공핍층, 연금술의 결정체 편)에서 설명된 공핍 영역입니다. Gate에서 멀리 떨어져 있는 공유결합들은 Gate 전위에너지가 충분하지 못하여 원자로부터 탈출하지 못한 전자들이 쌍극자(전자들이 Gate 쪽으로 좀 더 많이 몰려있는)와 같은 형태로만 엉거주춤한 행동을 취하게 되죠.

둘. 반전(Inversion) 단계

인가된 Gate 전압을 더욱 높입니다. Gate 전압이 Vt라는 문턱 전압(Threshold Votage)을 넘어서면 Bulk 내의 소수 캐리어인 전자들이 Oxide-sub(Bulk) 경계면으로 모여들기 시작하는데요. 이때가 약한 반전층이 형성되는 시기입니다.

▲높은 게이트 전압에 의한 전자반전층(Electron Inversion Layer) 생성

이 반전층(Inversion Layer)이 두꺼워지면 Source에 있던 전자들이 건너갈 다리가 됩니다. Vgb(gate-bulk 전압)을 더욱 올리면, Bulk 전자들이 그에 비례하여 Gate를 향해 더욱 많이 모여들게 됩니다. 반전층이자 전자다리가 더욱 튼튼해져서 Source의 전자들이 건너기에 충분한 두께가 되죠. 이 반전층은 n_type(Source)의 다수 캐리어인 전자들의 숫자보다 밀도가 더욱 높아집니다. 이 Sub 영역은 p_type 반도체이면서 마치 n_type 반도체처럼 보이는 영역입니다. 물론 Vgb를 제거하면 반전층도 그 즉시 없어집니다.

증가형 pMOSFET 채널 형성 과정

pMOSFET도 유사합니다. 다만 Vgb에는 + 전압 대신 – 전압을 인가해주어, Bulk 내의 5족-4족(n_type Sub) 공유결합 속에 있는 잉여전자들을 뽑아냅니다. 나머지는 nMOSFET과 유사하지만, 반대의 극성을 띕니다. 즉 –Vgs(동작 시의 Gate-Source 전압)가 인가되면 n_type Sub 내의 Gate 가까이에 있던 5족-4족 공유 결합 원자들의 최외각전자들이 원자 내의 기저상태(에너지가 낮은 상태)에서 천이(전도대: Conduction Band)하여 원자핵의 지배로부터 이탈하는데요.

▲ 증가형 pMOSFET의 정공Channel 형성과 Id방향

높은 게이트전압의 전위에너지에 의하여 5족-4족 공유결합에서 빠져나온 전자들은 원자격자들 사이에서 비교적 자유롭게 이동합니다. –Vgs가 더욱 증가하면 전자들의 이동이 활발해지고 Gate로부터 더욱 멀어집니다. 전자들을 빼앗긴 5족-4족 공유결합(Gate에 인접한 원자들)들이 많아지면서 양이온 층이 두껍게 형성됩니다. 결국, 이 층이 Hole 반전층이 되죠. 이렇게 형성된 정공 다리(Hole 반전층)를 건너는 주체는 p_type Source의 다수 캐리어인 정공이며, 방향은 Drain 단자 쪽입니다. 따라서 pMOSFET에서의 드레인 전류의 방향은 nMOSFET와 반대로 나타납니다.

캐리어들의 눈사태를 막아주는 공핍층, Channel Length Modulation

트랜지스터를 제대로 동작(ON/OFF)시키려면 Drain Current(Id)를 많이 흐르게 하는 것이 최우선입니다. Id는 Drain-Source 사이의 전압(Vds)을 키워야 합니다. 그러나 드레인 전압이 커지면, Gate 전압에 의해 형성된 Channel 길이가 줄어드는 부작용이 따릅니다. 이는 Drain Junction에서 두꺼워지는 공핍 영역으로 인해 어느 정도 길어야 할 채널이 밀려나기 때문인데요. 이렇게 Vds로 인하여 채널의 길이가 고무줄처럼 늘었다 줄었다 하는 현상을 Channel Length Modulation이라고 합니다. 이는 n_Channel, p_Channel이 모두 같죠.

반면 Channel Length Modulation은 Drain 전류(Id)가 너무 많이 흐르는 것을 방지해주는 역할을 합니다. 즉, 어느 정도 높은 Drain 전압 이상에서는 전압을 아무리 높여도 Drain 전류가 포화하여 더 이상 증가하지 않고 일정량의 전류만 흐르게 하지요.

▲ Enhancement Mode에서의 Channel 길이 변화

왜냐하면 Jd(Drain Junction) 공핍층이 증가하면 채널이 짧아지고 끊어지게 됩니다. 캐리어들은 더는 손쉬운 다리를 이용하지 못하고, 길이 없는 골짜기를 지나게 되어 저항이 커집니다. 즉, 다행히도 전자나 Hole인 캐리어들의 눈사태(Avalanche)가 일어나지 않게 됩니다. 만약 공핍층이 커지지 않고 채널 길이가 그대로였다면, 캐리어들의 숫자는 Avalanche 현상으로 무한정 많아지게 되죠. 그러면 트랜지스터는 열이 받아 타버릴 겁니다.

이번 시간에는 채널 type에 의한 MOSFET 분류와 채널 형성 과정에 대하여 알려드렸습니다. MOSFET은 여러모로 Bipolar 트랜지스터와는 사뭇 달라진 분위기를 느꼈을 겁니다. 또 Junction FET와 비교하면 MOSFET은 그 구조와 종류 등이 다양하게 발전했는데요. 향후 개발되는 미래 트랜지스터는 MOSFET보다 더 나은 트랜지스터로 등장할 것을 기대해봅니다. 다음 장에서는 MOSFET의 동작과 특성에 대해 알아 보겠습니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

MOSFET의 수평방향으로 작용하는 동작을 좀 더 깊숙이 들여다 보면 FET(Field Effect Transistor)은 수평축으로 전자를 이동시키는 역할을 합니다. 이때 이동되는 전자들을 막거나 혹은 통과시키는 수도꼭지 역할은 MOS가 하게 되는데요. 결국 MOS의 영향과 FET의 동작을 합하여 MOSFET형 트랜지스터가 움직이게 되는 것이지요. 최근 만들어지고 있는 Green 반도체도 이러한 동작원리를 발전시켜 소비전력을 줄이고 속도와 용량은 크게 향상시키고 있습니다. 그럼 지금부터 FET에 관해 살펴보도록 할 텐데요. MOSFET 수평축으로 본 전자들의 여행을 함께 떠나보도록 하겠습니다.

전자의 여행 계획

▲ FET(Field Effect Transistor)의 기본구조(Source단자, Substrate기판, Drain단자)

누구든 여행을 하려면 맨 먼저 계획부터 짜야 합니다. 반도체에서도 마찬가지 입니다. FET은 캐리어(Carrier : 전자 혹은 정공)들의 여행계획을 마련합니다. 이것은 Source 단자로부터 나와 기판을 거쳐 Drain단자까지 도달하는 스케줄입니다. 여행이란 쉽고 편안한 것만은 아니어서, 전자들이 수평축으로 여행하는 도중에는 죽음의 사막지대(공핍영역)를 2군데나 지나야 하고, 깊은 골짜기(기판 : Substrate)도 건너야 합니다.

여행준비, 전자들도 여비가 필요하다

▲ MOSFET에 인가하는 전압 @ NPN형 FET

여행하는 Carrier(전자 혹은 정공)개체들의 수는 전자로 약 1×10^20 ~ 1×10^22개/cm^3 입니다. 대규모 부대의 이동이지요. 미지의 세계에서는 전자가 최소한 1×10^20개/cm^3 정도의 숫자는 되어야 전류로써의 의미를 갖게 됩니다. 1 cubic cm속에 들어가는 이 숫자는 지구상 전체 인구 70억명의 100억배 정도에 해당합니다. 그러나 감지기술이 점점 발달되면서 최근에는 이보다 적은 1×10^20개에서 1×10^18개의 Carrier 개수로도 트랜지스터를 ON상태로 탐지 할 수 있게 되었습니다.

Source 단자와 Drain 단자 사이에는 기판(Substrate)이라는 골짜기가 있는데요. 이 골짜기를 건너기 위해서는 Source 단자와 Drain 단자를 연결하는 다리가 놓여야 합니다. 그래서 Gate 단자에 플러스 전압(NPN인 경우)을 걸어 MOS로 하여금 다리(n-Channel)를 놓도록 합니다. 이 다리는 이어지면 ON이 되고, 다리가 없어지면 OFF가 되는 ON/OFF 수문 역할을 하며, Source 쪽에서부터 다리를 놓기 시작하여 Drain 전압에 이끌려 Drain 단자까지 이어집니다.

이처럼 Source 단자에는 전압을 걸지 않고[0V], Drain 단자에는 일정 수준의 플러스 전압을 걸어주는 것은 전자들에게 여행할 여비를 주는 것과 같은 역할을 합니다. 전자들은 전압 차이가 발생해야 이동하기 때문이지요. 두 단자 사이에 전압차가 많이 날수록 전자들의 여행 경비는 더욱 늘어나게 될 것입니다. 반면 전압이 높으면 높을수록 전자들은 동일한 시간에 더욱 많이 이동하게 됩니다.

최근에는 트랜지스터의 동작상에 영향이 없는 한도 내에서 Drain에 인가하는 전압(+Vcc)을 점차적으로 줄이고 있습니다. 이러한 추세로 본다면 앞으로 10년 이내에 나오는 반도체는 지금 소모하는 전력의 반정도로 줄어들 것으로 예상됩니다.

Source가 출발지점이라면 Drain은 도착지점이다

▲ Source에서 출발하여 Drain까지 이동하는 전자, 출처: 유투브

N형이든 P형이든 모든 단자(Termination)는 다수이동자(Major Carrier)와 소수이동자(Minor Carrier)를 동시에 보유합니다. 국회에서도 다수당과 소수당이 있는 것과 마찬가지입니다. 반도체 내에서 다수당은 소수당이 움직이는 방향과는 항상 정반대입니다. NPN형 MOSFET이라고 할 때, 처음 출발은 다수이동자인 전자들이 움직이도록 전압들을 세팅합니다.

4가-5가 결합으로 생성된 잉여전자는 외부에서 약간의 에너지(실리콘 최외각 전자를 떼어내는 에너지의 25분의 1배)를 주어도 공유결합 된 분자로부터 쉽게 탈출하게 됩니다. 이를 통해 Source에 있던 다수당인 전자들은 Drain의 플러스전압에 끌려서 앞에 놓여 있는 전자구름다리를 건너 Drain으로 들어가게 되는데요. 전자들이 기판으로 들어가서 기판에 있는 소수당인 전자들과 숫자를 합하면 매우 강력한 세력을 형성하게 됩니다. 최종 종착지는 Drain이 되는데요. Drain에는 이미 전자가 다수당으로 득세하고 있습니다. 정공이 다수당인 PNP타입인 경우도 마찬가지입니다. 무조건 이동자들은 전자든 정공이든 모두 Source에서 출발하여 Drain에 도착하도록 약속되어 있습니다. 따라서 Source와 Drain 사이에 흐르는 전류방향은 NPN Type(전자가 이동)인 경우는 PNP Type(정공이 이동)과는 서로 반대가 됩니다.

천방지축 전자이동, 랜덤확산

▲ 전자의 랜덤확산 이동

전자의 이동방식과 정공의 이동방식은 약간 다릅니다. 전자는 어떤 방향이든 자유롭게 직진으로 이동하다가 다른 원자의 원자핵이나 전자들과 부딪치면 그 즉시 직진하던 방향의 반대방향으로 꺾입니다(이때 입사각과 반사각은 동일합니다). 전체적으로는 농도방향이나 전압방향이 설정되면 전자는 점차 확산되는 형태로 목표를 향하여 나아갑니다. 그러한 직선운동을 모두 합하면 결국 일정한 방향성을 갖게 되는데, 이것을 랜덤(Random)확산전류 혹은 Drift전류라고 합니다.

정공이동, 징검다리 건너기

▲ 정공(Hole)의 징검다리 이동 방식

정공이란 어떤 실체가 있는 것이 아니라 전자가 있어야 할 공간에 전자가 없는 것을 말합니다. 이러한 빈 공간(정공)을 옆에 있는 전자(1차)가 채우게 되면, 앞서 이동한 전자(1차)가 이동하기 전에 있었던 원래 위치의 공간이 빈 공간으로 변하면서 정공이 됩니다. 그렇게 되면 옆에 있던 다른 전자(2차)가 또다시 새로 발생된 정공을 채우면서 연속적으로 빈 공간인 정공이 발생되게 됩니다.

결국 정공은 전자 이동과는 반대로 움직이며, 징검다리를 건너는 모양새가 되는데요. 이러한 현상을 ‘정공의 이동’이라고 합니다. 정공은 이동할 자리를 내다보고 이동하므로, 이동 시 전자이동처럼 어떤 두 개가 서로 충돌하면서 이동하는 일은 없습니다. 따라서 근본적으로는 정공이동도 전자이동의 결과라고 볼 수 있습니다.

산화막, FET와 FET의 격리

▲ MOSFET 격리용 산화막

FET은 하나의 트랜지스터입니다. 예를 들어 64Gb DRAM은 한 개의 칩에 트랜지스터 640억개가 개별적으로 정상동작을 해야 합니다. 집적회로에서도 모든 FET의 독립을 보장해주어야 하므로 수많은 소자인 트랜지스터들 사이를 유효하게 격리시키는 것이 매우 중요합니다. 따라서 전체 칩의 동작을 의도하는 대로 관리하려면, FET과 FET 사이에는 전자나 정공의 이동이 전혀 없도록 철저하게 절연 시키고 사전에 계획된 도체 라인을 통해서만 전자나 전공들이 움직여야 합니다. 소자간의 무분별한 캐리어의 이동을 막기 위해서는 강력한 절연막이 필요한데, 이때 거의 완벽하게 절연이 가능한 산화막(SiO2)을 사용합니다. 절연성을 높이기 위하여 막 두께도 게이트와 기판 사이에 형성되어 있는 터널산화막(NAND Flash)이나 게이트 산화막(DRAM)에 비하여 20배 이상 두껍게 합니다.

지금까지 MOSFET형 트랜지스터가 수직과 수평으로 작용하여, 전자들이 흩어지고 모이는과정을 살펴보았습니다. MOSFET을 이해하려면 세 가지를 챙겨야 합니다. 첫 번째로는 제품동작은 MOSFET의 각 4개 단자 간에 어떤 상호 영향을 끼치고 동작하는 지 알아야합니다. 두 번째는 제조공정인데요. MOSFET 형체를 어떻게 만들고 내부 화학적 조성비를 무엇으로 바꾸었는지 비교하여야 합니다. 마지막으로 내부 구조가 어떤 형태로 이루어졌는지 파악해야합니다. 이 3가지는 서로 맞물려서 돌아가기 때문에 상호간의 연관된 관계를 살펴보아야 MOSFET을 제대로 이해 할 수 있습니다.

* 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

근대과학까지 전자는 전기분해 등 주로 기체, 액체 상태로 쉽게 생성시켰습니다. 그러나 전자를 쉽게 얻는 대신 의도하는 시간까지 보관할 수 없기 때문에 유체를 통하여 얻은 전자를 활용하는 데는 제약이 많았지요. 그 후 금속 말고도 고체 속에 자유전자를 넣어서 오래 보관할 수 있는 경이로운 매체인 반도체가 나타나게 되었습니다. 오늘은 자유전자가 여러 형태의 반도체를 붙여놓은 트랜지스터라는 특출난 고체 속에서 어떠한 기능을 하는지 알아보도록 할 텐데요. 다양한 종류의 트랜지스터 중에서도 범위를 좁혀서 집적화(IC: Integrated Circuit)에 사용되는 트랜지스터의 구성과 기능을 자세하게 소개해볼까 합니다. 그럼 IC용 트랜지스터의 수직축 영향과 수평축 기능에 대해 살펴보도록 할까요?

트랜지스터의 십자 모델

▲ 트랜지스터의 십자 모델

MOSFET은 반도체로 구성된 IC를 움직이는 최소 기능 단위인 집적화 트랜지스터를 구성하는 소자입니다. 여기서 소자란 기능적으로 홀로서기를 할 수 있는 가장 작지만 꼭 필요한 성분(요소)을 의미하는데요. 트랜지스터는 어떻게 십자 방향으로 영향을 받는 것일까요? MOSFET은 MOS(모스) + FET(팻)의 합성어입니다. MOS는 트랜지스터에 수직 축으로 영향을 주고, FET은 수평축으로 기능을 발휘 합니다. 이렇게 트랜지스터는 먼저 위에서 아래로 영향을 받습니다. 그렇게 받은 영향 하에서 자유전자가 주어진 조건에 따라서 수평축으로 움직여 십자 모형의 트랜지스터를 동작 시키는 것이죠.

수직축 방향으로의 영향을 주는 MOS

▲ MOS(Metal Oxide Semiconductor)의 구조 출처: Basic Insight “NAND Flash 메모리 동작특성

트랜지스터의 물리적 구성은 어느 방향으로건 도전성 물질과 절연성 물질이 번갈아가면서 형성되어 있습니다. 그 중 수직축 방향으로 형성되는 MOS(Metal-Oxide-Semiconductor)는 Metal(3층) Oxide(2층) Semiconductor(1층)의 약자의 의미대로 3개 층이 위에서 밑으로 겹겹이 쌓여있는 형태를 나타냅니다. 상부 층인 Metal은 트랜지스터에 전압을 연결하기 위한 Gate층인데 실제로는 Poly Silicon이라는 Metal보다는 저항이 높지만 절연체 보다는 도체에 가까운 복합물질을 사용합니다.

Gate와 기판(Substrate) 사이에는 절연층을 두었고, 이 절연층을 통과하여 자유전자들이 이동할 수는 없습니다. 그러나 절연층 바로 밑에서 받쳐주고 있는 기판층(Substrate)을 흐르는 자유전자(FET)들은 의도하는 대로 조절할 수 있게 전압을 작용시켜 기판의 일정 영역(경계면)에 영향을 줍니다. 수직방향의 MOS는 위에 앉아서 수평방향으로 일하는 FET을 관리합니다.

MOS층은 트랜지스터들을 고집적 시킬 수 있는 혁신적인 구조를 제공합니다. 이는 트랜지스터를 동작시키는데 매개체로 활용되는 전자의 이동거리를 다른 어느 형태보다도 효과적으로 줄일 수 있기 때문입니다. 물론 너무 줄이면 부작용도 생겨 트랜지스터가 동작하지 못합니다. 여기서 전자의 이동은 Source단자에서 Drain단자까지의 거리를 의미합니다.

산화막 쌓기, 인간이 만든 가장 얇은 막 Oxide

▲ NAND Flash 메모리 단면

철이 공기 중에 노출되어 녹이 쓰는 현상을 종종 보신 적이 있으실 텐데요. 이는 철이 오랜 시간 동안 공기 중의 산소와 결합된 자연 산화막을 만드는 과정입니다. 반도체 역시 만드는 과정에 산화 공정이 존재합니다. 철이 녹슨 산화막은 불필요하지만, 반도체 산화막은 없어서는 안될 매우 중요한 작용을 하지요. 반도체 산화막은 자유전자들의 이동을 철저히 제한하기도 하고, 유전체 작용을 응용하기도 합니다. 그런 산화막(Oxide)은 기판 바로 윗층에 연이어서 쌓아 올립니다.

인위적인 산화막을 만들 때는 높은 온도를 이용하는데요. 섭씨 약 1,000도 전후로 뜨겁게 달구어진 전기로 속에 수증기(두꺼운 막용) 혹은 산소가스(얇은 막용)를 집어넣습니다. 그런 다음 웨이퍼 표면을 구성하는 성분인 실리콘과 산소가스가 서로 반응하게 하여 얇은 산화막을 만듭니다. 수증기를 이용할 경우는 막이 두껍게 쌓여 인접 트랜지스터와 서로를 구분하는 칸막이용으로 사용하고, 산소가스를 이용할 경우는 막을 매우 균일하고 얇게 형성할 수 있어서 MOS의 구성원 역할을 시킵니다. 웨이퍼의 재료로 실리콘을 사용하는 가장 중요한 이유 중의 하나는 바로 산화막인 이산화규소(SiO2)를 만들기 위함입니다.

특히 Gate단자 밑에 있는 터널산화막은 두께가 약 2~20nm로써, 이는 인간이 만든 막 중에서 가장 얇은 막입니다. 일반적인 원자의 평균 직경이 약 0.2nm이므로 터널산화막은 일반 원자가 약 10 ~ 100개 정도 늘어서 있는 정도의 높이입니다. 반도체에는 여러 가지 막이 있는데, 이렇게 막을 위로 쌓는 방식을 Stacking방식이라 합니다. 현재 대부분의 반도체 업체가 Stack방식을 사용하는데요. 유럽의 유일한 자존심이었던 인피니언 반도체 회사는 Stack과는 반대로 밑으로 파고 들어가는 Trench방식을 고집했습니다. 그러나 얼마 지나지 않아 기술적 한계로 인하여 DRAM 메모리 사업을 접어야 하는 고초를 겪기도 했습니다.

반도체에도 존재하는 쌍극자 운동

▲ 쌍극자 운동

반도체에 웬 쌍극자 운동이냐고요? 도체에 전압을 인가하면 도체 내에서 전자가 이동하여 전류를 흐르게 합니다. 그러면 산화막에 전압을 가하면 어떻게 될까요? Gate단자에 양전압을 주어도 절연체인 산화막을 구성하는 원자 속에 들어 있는 전자들은 원자를 박차고 이동하지는 못하므로 전류가 흐르지는 않습니다.

그러나 절연체를 구성하는 각각의 원자 내에서는 양전위 쪽으로는 전자들이 좀 더 모여들고 그 반대방향에서는 전자가 이동된 전하량만큼 반대 부호인 플러스가 됩니다. 이는 전자들이 원자핵을 중심축으로 자체적인 고유의 궤도를 돌다가 궤도상에서 한쪽으로 모여들기 때문입니다. Gate단자에 음전압을 가하면 물론 그 반대 현상이 일어나게 되겠지요. 따라서 반도체 산화막인 절연체 아래위로 전위 차이를 만들면, 반대부호인 음전하와 양전하가 매우 가까운 거리에서 형성됩니다. 이를 쌍극자 현상이라고 합니다. 터널산화막내에서는 이런 쌍극자들은 절연체를 구성하는 원자 전체에 영향을 끼치므로 쌍극자들은 원자 개수만큼 도열해 있게 됩니다.

절벽사이에 구름다리를 놓다

▲ MOS가 만든 구름다리

절연체 하부층은 기판(Substrate)인데, 이 판(Layer)은 어느 방향으로부터도 전압이 직접 가해지지는 않습니다. 기판은 P형 반도체(P-N-P일 경우는 N형)이기 때문에 약 20%의 원자들은 정공을 하나씩을 달고 외부의 결정을 기다립니다. 판 전체적으로는 중성을 유지하면서, 어느 방향으로건 전압이 전달되면 판 내부에서 전자의 쏠림 현상이 발생됩니다. 또한 기판 좌우에는 Source단자와 Drain단자가 버티고 있어서 그 사이에 있는 영역은 외부에서 전압이 가해지지 않는 한 어떤 전자도 움직이지 않는 잠자는 골짜기와 같은 상태를 유지합니다. 그러니까 P형 반도체 속에 있는 전자들이 볼 때는 Source단자와 Drain단자는 높은 절벽이 됩니다.

계곡의 상층부에 있는 Gate단자에 양전압을 가하면, 산화막층은 고맙게도 쌍극자 운동을 하게 되고, 쌍극자 영향 덕분으로 기판 상층부에는 양전압이 가해지는 효과를 낳습니다. 그러면 기판을 형성하고 있던 원자 속에 있는 전자들은 이웃 원자가 끼고 있는 정공(P형 반도체)을 징검다리 삼아 기판의 상층부로 모여듭니다. 가해진 전위 에너지로부터 기운을 얻어 움직이게 된 것이지요.

음전하들이 기판의 경계면으로 많이 몰려들게 되면 전자형 구름다리를 형성합니다. 그렇게 되면 절연체 위에는 양전압이 걸리고, 절연체 밑에는 음전하가 응집해있는 형상으로 MOS가 축전기(Capacitor)와 같은 역할을 하게 되는 것이지요. 즉, MOS가 Source와 Drain을 연결 짓는 구름다리를 만들었고 반도체에서는 이 구름다리를 채널(Channel)이라 부릅니다. 전자 구름다리를 n-Channel, 정공 구름다리를 p-Channel이라고 합니다.

MOS와 FET은 개별로 떼어서 이야기 할 수는 없습니다. MOS가 바늘이라면 FET은 실과 같은 존재입니다. MOS가 전자들이 여행을 떠나야 할 지 말아야 할 지 결정해주면, FET은 전자들을 이동시켜줍니다. 그래서 MOSFET이 ON이 되고 또 OFF가 되면, 그것들이 모여서 정보가 전달이 되고 또 저장됩니다. 오래 전에 좋은 사람과 찍은 추억을 고마운 MOSFET 덕분에 오늘 꺼내어 볼 수 있는 것이지요. 다음 장에서는 FET의 수평구조와 이에 대한 기능에 대하여 살펴보겠습니다.

*본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

반도체 분야를 공부하기 위해서는 반드시 알아야 하는 개념인 MOSFET! 이러한 MOSFET에는 전자의 이동에 대한 전자 물리와 양자역학, 재료 물성과 고체물리이론까지 정말 많은 물리 지식들이 사용되고 있습니다. 오늘은 이러한 MOSFET 속 물리들에 대해 알아보고자 합니다. 그럼 시작해 볼까요?

IT기기의 필수 구성 요소! MOSFET 구조와 구동원리

먼저 MOSFET의 구조를 살펴보겠습니다. MOSFET은 도체(Source, Drain, Gate)와 부도체(Gate-Insulator), 그리고 반도체(P-Substrate)의 접합으로 이루어져 있습니다. 이 세 가지의 접합을 통해서 우리는 전류를 흐르게, 혹은 흐르지 않게 만들 수 있는데요.

이를 이용하면 전기 신호를 조절하는 스위치 역할을 할 수 있기 때문에, 짧은 시간에 신호가 계속 바뀌는 각종 IT기기에서는 MOSFET을 사용하지 않은 회로를 찾기가 더 어렵다고 할 정도로 많이 사용되고 있죠. 예를 들어 CPU나 GPU, DRAM, FLASH MEMORY를 설명할 때 등장하는 nm 단위 숫자는 MOSFET을 구성하는 회로의 선폭을 나타내는 것입니다. 그럼 MOSFET이 어떻게 스위치 역할로 구동하는 지 알아볼까요?

보다 쉬운 이해를 돕기 위해 MOSFET의 구동을 그림으로 표현해보았습니다. MOSFET은 기본적으로 Source와 Drain 사이에 전류가 흐를 지 말 지를 결정하는 소자로 스위치 역할을 수행합니다. 기본 상태에는 반도체가 도체 Source와 Drain의 사이를 막아 전자가 흐르지 않다가, Gate에 전압을 걸었을 때 반도체 부분의 반응에 의해 둘이 연결되어야 합니다. 즉, 반도체 부분은 특정 상황에서 전류가 흐르는 물질이어야 한다는 필요성을 가지고 있는데요. 그렇다면 대체 반도체, 부도체, 도체는 무엇일까요?

반도체, 도체, 부도체를 나누는 기준! Band Gap

원자는 위의 그림과 같이 원자핵과 핵 주위를 도는 전자로 이루어져 있고, 전자는 특정 에너지 레벨(궤도)에서 높은 확률로 존재하며 돌고 있습니다. 그런데 원자들끼리 결합하게 되면 전자들의 에너지 레벨이 겹치는 경우가 생기게 됩니다. 이렇게 되면 파울리 배타원리를 위배하여 전자들끼리 서로 영향을 주면서 에너지 레벨이 쪼개지게 되며, 물질을 구성하면서 원자 결합이 반복되면 에너지 레벨이 쌓이면서 마치 띠와 같은 형태를 가지게 됩니다.

여기서 전자가 존재할 확률이 높은 영역과 존재할 가능성이 낮은 영역이 생기게 되는데, 이것을 각각 Band와 Band Gap이라고 부릅니다.

전자가 존재할 확률이 높은 Band는 크게 전도대와 가전자대로 나눌 수 있는데, 가전자대는 핵 주위를 돌며 핵의 영향을 받는 에너지 레벨의 모임을 의미합니다. 또한 핵에서 충분히 떨어져 있어 핵의 영향 없이 자유롭게 움직이는 에너지 레벨의 모임을 전도대라고 부릅니다. 예를 들어 지구 중력에 의해 주위를 돌고 있는 달의 궤도를 가전자대, 지구 중력에 크게 상관 없이 지나가는 혜성의 궤도를 전도대라고 생각하시면 이해 하시기 쉽습니다.

이렇게 전도대와 가전자대 둘 사이에는 전자가 존재할 가능성이 낮은 Band Gap이 있고 이 크기에 따라 우리는 도체, 반도체, 부도체를 구별 할 수 있습니다.

부도체는 Band Gap이 커서 가전자대 전자가 에너지를 받아도 전도대로 뛰어 올라가기 어렵고, 도체는 Band Gap이 매우 작아 가전자대와 전도대 구별이 거의 안 되는 물질입니다. 또한 반도체는 부도체보다는 작은 Band Gap이 존재하는 물질로, 가전자대 전자가 에너지를 받으면 전도대로 뛰어 올라갈 수 있습니다. 때문에 우리가 반도체에 Band Gap이상의 에너지를 주면 전자가 전도대에 올라갈 수 있다는 것입니다.

반도체는 성질에 따라 N형, P형 반도체로 나눌 수 있는데, 전자가 많아 전자를 전도대 근처에서 볼 확률이 높은 반도체를 N형, 정공이 많아 전자를 가전자대에서 만날 확률이 높은 반도체를 P형이라고 부릅니다. 아래의 그림과 같이 Fermi Level의 위치를 이용하면 어떤 반도체인지 구별 할 수 있습니다.

마지막으로 전도대의 전자는 핵의 영향을 받지 않기 때문에 자유롭게 움직일 수 있는데요. 이 흐름을 우리는 전류라고 하며, 흔히 “전기가 통한다”라고 말하는 것이 이 현상을 뜻합니다. 도체를 금속이라고 부르기도 하는데, 철이나 구리와 같은 금속이 전기가 통하는 이유도 바로 이 때문입니다.

반도체와 도체의 쇼트키 장벽을 해결하는 n+

앞서 밝혔듯 MOSFET은 반도체, 도체, 부도체가 서로 접합한 구조를 가지고 있습니다. 문제는 세 물질, 특히 반도체와 도체의 접합 시 Band Gap이 서로 달라 전자가 이동하는데 방해가 생긴다는 것입니다.

물질이 접합하게 되면, Fermi level을 일치시키려 하는 성질이 있는데 이 때문에 도체와 반도체의 Fermi level이 같아지면서 도체 접합 부분의 반도체 전도대가 올라가 버립니다. 참고로 도체는 전도대와 가전자대 차이가 모호하기 때문에 밴드의 중간과 반도체의 Fermi level이 같아진다고 볼 수 있습니다.

그렇게 되면 위 그림과 같이 전자가 도체에서 반도체로 이동할 때 마치 벽처럼 에너지 차이가 존재하기 때문에 전자 이동이 힘들어집니다. 이렇게 전자의 이동을 막는 장벽을 쇼트키 장벽이라고 하는데요. 이를 해결하기 위해 반도체인 P-Substrate에 추가되는 것이 n+입니다.

n+의 경우 전자를 인공적으로 넣어 전자가 많이 존재하는 물질이라고 생각하시면 되는데요. 이를 도체와 만나는 반도체 쪽에 추가하게 되면 두 가지 효과를 가져올 수 있습니다.

먼저 전체적으로 전자의 양이 늘어난 만큼 전자가 벽을 넘을 확률이 올라갑니다. 그리고 더욱 중요한 두 번째 역할이 바로 쇼트키 장벽을 좁아지게 하는 것입니다. 그렇게 되면 전자의 크기와 비슷해지고 파동성을 가지고 있는 전자는 양자역학에 따라 그 벽을 넘지 않고 그대로 통과할 수 있게 됩니다. 터널 효과라고 부르는 이 방법으로 도체 내 전자가 반도체로 넘어갈 수 있게 되는 것입니다.

오늘은 MOSFET 구동원리와 전자의 이동부터 반도체, 부도체, 도체 구분과 에너지 밴드이론의 관계, 마지막으로 물질 접합에 의한 문제점과 이를 해결하기 위해 사용된 양자역학의 터널 효과까지 MOSFET 속의 물리에 대해 알아보았습니다. 물리이론의 기본적인 정리를 통해 MOSFET을 이해하는데 도움이 되었기를 바래봅니다.

2009년 미국의 발명가 명예의 전당에는 수많은 영어 이름 사이에 한국인의 이름 석자가 올랐습니다. 그 주인공은 바로 한국 출신의 반도체 기술자 강대원 박사인데요. 그가 발명한 업적들은 우리가 길을 걸으며 멀리 떨어진 사람과 소식을 나눌 수 있도록 하기도 하고, 책상 위 작은 기기로 인터넷 업무를 볼 수 있도록 도와주기도 했습니다. 한국반도체학술대회에서는 그의 이름을 딴 ‘강대원상’을 제정해 2017년에 첫 시상을 하기로 했습니다. 이번 행사는 SK하이닉스의 주관으로 진행된다고 하는데요. 오늘은 강대원상을 기념해 한국의 반도체 산업을 빛내고 떠난 강대원 박사의 이야기를 들여다보는 시간을 갖도록 하겠습니다.

반도체 개발만을 위한 삶

1931년 서울에서 태어난 강대원 박사는 서울대 물리학과를 졸업하고 미국으로 건너가 오하이오 주립대학교에서 이학석사와 박사학위를 취득했습니다. 이후 당시 세계 최고 연구소인 벨 연구소(Bell Telephone Laboratories)에 입사하게 되었는데요. 이 시기에 강박사는 세계적으로 인정받는 2가지 발명을 하게 됩니다. 바로 모스펫과 플로팅 게이트입니다. 모스펫은 실리콘 반도체 메모리의 주 재료이자, 반도체 개발의 기초가 되는 기술인데요. 플로팅 게이트는 낸드플래시 데이터의 저장공간으로 직접회로 기반의 반도체 발전에 큰 기여를 했습니다. 1964년부터는 강대원 박사가 직접 연구팀을 이끌게 됩니다. 연구팀과 함께 전하와 결합된 발광물질을 연구하는 등 활발한 활동을 하다가 1988년 벨 연구소를 돌연 은퇴합니다. 그 후 그는NEC연구소의 창립 사장으로 부임하기도 하고 LG전자의 고문을 맡기도 했지요. 그러던 1992년 어느 날 학술대회를 마치고 집으로 돌아오는 중 뉴저지의 인근 공항에서 쓰러져 응급수술을 받은 후 합병증으로 타계했습니다. 61세라는 나이에 생을 다한 강대원 박사의 빛나는 업적을 본격적으로 차근차근 돌아보도록 하겠습니다.

한 손에 들어오는 IT기기의 편리함을 만들어준 모스펫

▲ 강대원 박사의 모스펫 모형 구조, 출처: Computer History Museum

강대원 박사가 1960년도에 개발한 모스펫(MOSFET)은 현재 직접회로의 핵심소자로 자리를 잡았습니다. 현재 대량으로 생산되는 대부분의 반도체가 이를 기초로 만들어지고 있는 것이지요. 실제로 이 기술은 인텔 컴퓨터의 중앙처리장치(CPU)와 SK하이닉스의 메모리 장치인 D램, 휴대폰용 통신칩 등을 만드는 데 기초가 되었습니다. 즉, 집채만한 컴퓨터를 책상 위의 작은 PC로 만들어 놓은 핵심 기술이 바로 모스펫이라고 볼 수 있습니다. 우리가 휴대전화와 태블릿PC, 노트북 등을 한 손에 간편하게 들고 일을 볼 수 있는 것도 이것 덕분이지요. 그렇기 때문에 모스펫은 강대원 박사의 업적을 빛나게 해주는 기술로 더욱 유명합니다.

1947년 윌리엄 쇼클리와 바딘, 브래튼 3인이 공동 개발한 세계 최초의 반도체 트랜지스터인 BJT(Bipolar Junction Transistor)는 개발 당시 혁신적이라는 평을 받았습니다. 그러나 얼마가지 않아 전력소비가 큰데다 제조가 까다로워 손쉽게 대량 생산할 수 없다는 한계가 드러나고 말았죠. 그에 비해 강박사가 개발한 모스펫은 칩을 고집적화하고 대량 양산할 수 있도록 하여 전력낭비와 기기사용의 불편함을 보완하는 기술을 선보였습니다. 현대 반도체 연구자들은 모스펫 기술이 없었더라면 현재 수준의 컴퓨터를 한 대 쓰는데 원자력 발전소 1GW짜리가 1기씩 필요했을 것이라 평가합니다. 즉, 적은 전력으로 반도체가 구동할 수 있도록 해줌으로써 트랜지스터나 IC를 고집적화하고 대량생산 할 수 있도록 한 것이 모스펫의 핵심 기술이죠. 이로인해1960년 강박사의 모스펫 개발은 반도체 사업을 비약적으로 발전하게 만들었습니다.

기록의 힘! 낸드플래시칩의 기반을 세운 플로팅 게이트

▲ 플로팅 게이트 트렌지스터의 구조, 출처: Wikiwand

강박사는 모스펫 이외에도 생활에 편리한 반도체 기술을 발명하기 위해 노력했습니다. 그가 고심 끝에 발명한 두 번 째 발명품이 바로 1967년 개발된 플로팅 게이트(Floating Gate) 인데요. 이 기술은 그가 벨연구소에 근무하던 때에 그의 동료 사이먼 지(Simon M. Sze) 박사와 함께 최초로 개발한 원리입니다.

이런 플로팅 게이트의 원리는 SK하이닉스가 생산하는 낸드플래시칩의 기초를 닦았습니다. 플로팅 게이트는 절연체(전자가 흐르는 물질)인 산화막이 둘러싸고 있는 구조로 이뤄져 있습니다. 낸드플래시의 메모리 셀이 플로팅 게이트(FG) 위에 전자를 채우고 이를 비우는 방법으로 데이터를 기록•지우는 식으로 메모리를 저장하는 것입니다. 현재 우리가 편리하게 사용하는 디지털 카메라나 MP3 등에서 주로 사용되는 기술인데요. 음악이나 사진 같은 데이터를 저장하고 삭제하는 것을 도와주는 역할을 합니다. 강대원 박사의 노력으로 이 작은 칩 하나에 우리가 원하는 데이터를 골라 기록하며 편리함을 누리게 된 것이지요.

그의 업적을 기리며 제2의 강대원을 찾는 강대원 상

이 공로로 강대원 박사는 한국인 최초로 2009년 미국 ‘발명가 명예의 전당’에 헌액되었습니다. 에디슨을 비롯해 라이트 형제, 노벨 외에도 전화기를 발명한 알렉산더 그레험 벨 등 세계적 인물들과 함께 어깨를 나란히 한 것인데요. 미국에서만 아니라 한국에서도 그의 업적은 재조명 되었습니다. 그의 모교인 서울 대학교에서는 한국이 낳은 ‘반도체 영웅’의 기념 흉상을 연구소 입구에 세워 그의 업적을 기렸습니다.

한국반도체학술대회도 반도체 역사의 한 획을 그은 강대원 박사에게 주목하기 시작했습니다. 반도체인들의 자부심을 높이자는 취지로 ‘강대원상’을 제정하기로 한 것인데요. 내년 2월 13일부터 15일까지 개최되는 제 24회 반도체학술대회에서 첫 시상이 진행될 예정입니다. 이번 행사는 SK하이닉스 주관으로 열려 더욱 큰 의미가 있는데요. 그 어느 때보다 혁신적이고 우수한 논문 발표의 장이 펼쳐질 것으로 기대됩니다. 특히 우수논문으로 선정된 논문들은 국가의 과학기술력을 타나대는 척도인 SCI 논문지에 특집호로 발간될 예정입니다. 이번 강대원상 제정을 계기로 우리나라 주력 산업을 이끌어나가는 반도체인들에게 기술개발에 대한 동기를 부여하고 희망을 가득 불어넣었으면 하는 바람입니다.

주 무대가 미국이었던 탓에 당시 국내에서는 많은 인지도를 얻지는 못했지만, 현대에 와서그의 업적들이 한국 반도체 인재들에게 영감을 주고 있는데요. 현재 전 세계적으로 사용하는 대부분의 반도체 기술이 한국인 박사의 발명품이라는 것이 새삼 대단하게 여겨집니다. 앞으로도 강대원상을 통해 훌륭한 반도체 인재들이 발굴되어 제2, 제3의 강대원 박사로 거듭나기를 기대합니다. 강대원상이 명실상부 한국 반도체 분야 최고 권위의 상으로 발전할 수 있도록 많은 관심 부탁드립니다.